低功耗數(shù)字加速度計接口ASIC芯片設(shè)計.pdf

1、隨著時代的發(fā)展與科技的進(jìn)步，微電子技術(shù)也逐漸融入到軍事、民用等各個領(lǐng)域中，其中數(shù)字加速度計憑借精度高，噪聲特性好，穩(wěn)定性高和功耗低等優(yōu)點，被廣泛地運用到軍事與民用的范疇。高性能的加速度計接口電路是保證加速度計穩(wěn)定工作的基礎(chǔ)。近年來，以智能手機(jī)，平板電腦與可穿戴智能設(shè)備為代表的便攜式電子設(shè)備的快速發(fā)展與廣泛普及，智能設(shè)備的續(xù)航問題成為消費者與設(shè)計者關(guān)注的焦點，因此低功耗數(shù)字加速度計接口電路的研究具有重要的研究意義與實際價值。
　　本

2、文從數(shù)字加速度計的工作原理與系統(tǒng)結(jié)構(gòu)入手，對機(jī)械結(jié)構(gòu)敏感單元的工作過程與信號檢測的原理進(jìn)行分析，并選擇了方便低功耗設(shè)計的五階帶前饋結(jié)構(gòu)的分布式反饋加速度計系統(tǒng)結(jié)構(gòu)，對其在Matlab的Simulink下建立包含運放噪聲、kT/C噪聲、時鐘抖動等非理想因素的行為級模型，得到的仿真結(jié)果為 SNDR：101.5dB，ENOB：16.57dits。通過測試芯片的功耗來分析電路設(shè)計上可優(yōu)化的結(jié)構(gòu)問題。討論了在模擬電路中的低功耗設(shè)計方法，噪聲、動態(tài)

3、范圍等對功耗的限制，并對開關(guān)電容電路中的運算放大器做詳細(xì)的功耗分析與低功耗設(shè)計。
　　在理論與行為級的仿真的基礎(chǔ)上，基于0.5μm CMOS工藝，在Cadence下完成對五階低功耗數(shù)字加速度計接口電路的設(shè)計。Sigma-Delta數(shù)字加速度計接口電路系統(tǒng)的各個功能模塊均能正常工作。電源電壓為5V，仿真得到整體電路的功耗為9.4mW，量程為±2g，輸出信號的噪聲水平在-140dBV/Hz1/2，靈敏度320mV/g，等效輸入加速度噪