28納米工藝存儲(chǔ)器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、高速緩存SRAM作為芯片中的重要模塊，速度、功耗和面積始終是SRAM設(shè)計(jì)的重中之重，因此設(shè)計(jì)高性能、面積小和低功耗的SRAM對(duì)提高芯片性能至關(guān)重要。對(duì)于小容量存儲(chǔ)器，讀寫端口分離的八管SRAM技術(shù)比傳統(tǒng)的六管SRAM技術(shù)的面積更小，速度更快，因此高速存儲(chǔ)器的設(shè)計(jì)中得到了廣泛的應(yīng)用。本文針對(duì)新一代高性能多核DSP器件對(duì)高速小容量SRAM存儲(chǔ)器的設(shè)計(jì)需求，以降低功耗、面積和讀出延時(shí)目標(biāo)，在28納米工藝下對(duì)FTSRAM32x32存儲(chǔ)器設(shè)計(jì)技術(shù)

2、進(jìn)行了研究。
　　1）論文對(duì)存儲(chǔ)單元設(shè)計(jì)技術(shù)進(jìn)行了分析與對(duì)比，在28納米工藝下設(shè)計(jì)了八管存儲(chǔ)單元的電路和版圖，存儲(chǔ)單元的面積為0.595um2，最低工作電壓可降至0.5V，與六管存儲(chǔ)單元相比，噪聲容限提高了108mV。
　　2）完成了FTSRAM32x32存儲(chǔ)器電路設(shè)計(jì)，利用多閾值設(shè)計(jì)減少漏流，門控時(shí)鐘技術(shù)減少動(dòng)態(tài)功耗，根據(jù)電路級(jí)模擬結(jié)果優(yōu)化晶體管尺寸和電路結(jié)構(gòu)。在電路級(jí)對(duì)存儲(chǔ)器的時(shí)序進(jìn)行了分析和驗(yàn)證，對(duì)其時(shí)鐘電路、讀出電路

3、、寫入電路應(yīng)滿足的時(shí)序要求進(jìn)行了分析，驗(yàn)證結(jié)果表明所設(shè)計(jì)電路的時(shí)序、功能正確。
　　3）對(duì)28納米工藝下版圖設(shè)計(jì)技術(shù)進(jìn)行了研究，完成了FTSRAM32x32存儲(chǔ)器的版圖設(shè)計(jì)，對(duì)版圖后的設(shè)計(jì)進(jìn)行了功能驗(yàn)證和時(shí)序分析。在版圖后仿真模擬測(cè)得在最壞情況下的輸出延時(shí)為220ps，時(shí)鐘頻率達(dá)到1.25GHz，整體最大功耗為570nW，設(shè)計(jì)最后達(dá)到了預(yù)期目標(biāo)。
　　4）為了進(jìn)行對(duì)比分析，將所設(shè)計(jì)存儲(chǔ)器遷移到40納米和65納米工藝下，分別在