隨機工藝偏差下的互連線寄生電容參數提取算法研究.pdf

1、集成電路的發(fā)展遵循摩爾定律，已經達到納米級階段。隨著集成電路特征尺寸的不斷縮小，工藝偏差對集成電路性能的影響越來越嚴重。在集成電路問題分析中考慮工藝偏差已經成為一個熱門課題。
　　 為了分析集成電路的性能，就需要提取互連線的寄生參數來建立電路的RLC等效模型。在考慮隨機性的工藝偏差后，互連線寄生參數提取問題就變成一個隨機方程求解問題，本文研究了基于多項式混沌展開的隨機配點方法求解此問題。隨機配點方法的思想是用一組正交多項式來逼近

2、待求的未知隨機量，將隨機方程的求解轉化為對采樣點上的確定方程的求解。通過均勻介質和分層介質兩種情況下的電容提取算例，對隨機配點方法的計算精度和計算效率進行了分析。隨機配點方法與傳統(tǒng)的蒙特卡洛方法有著同樣的計算精度，基于稀疏網格方法選取的采樣點的個數很少，因此大大節(jié)省了計算時間。
　　 但當導體表面的面元個數很多時，間接邊界元法求解采樣點上電容提取確定性方程所需的內存是計算機所無法承受的。本文提出使用IE-FFT算法來加速邊界元方

3、法中的矩陣運算，在相同的面元數目下，IE-FFT算法具有足夠的計算精度，且計算復雜度比基于矩量法的邊界元方法小，所需的內存也比較少。
　　 對于實際的問題，互連線的隨機工藝偏差不再是簡單地服從高斯分布，本文研究了一種廣義隨機配點方法，將服從任意分布的工藝偏差的采樣值通過主元分析和獨立元分析方法，獲得工藝偏差的相互獨立的主元。利用三項迭代公式推導出獨立主元的多項式混沌，作為廣義隨機配點方法的正交展開基。而基于廣義稀疏網格方法的采樣