一種14位流水線模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器（ADC）在所有信號(hào)處理系統(tǒng)中占有非常重要的地位，隨著工藝水平的不斷進(jìn)步和系統(tǒng)對(duì)A/D性能要求的不斷提高，進(jìn)一步發(fā)展了速度與精度相互折衷的流水線型模數(shù)轉(zhuǎn)換器（Pipelined ADC）。本文采用基于0.5μm的標(biāo)準(zhǔn)CMOS工藝，電源電壓為5V，研究設(shè)計(jì)了一個(gè)14位精度，1MHz采樣率的流水線ADC，完成了其內(nèi)部關(guān)鍵單元和整體結(jié)構(gòu)的設(shè)計(jì)。
　　在系統(tǒng)結(jié)構(gòu)選擇中，采用12級(jí)1.5位/級(jí)與最后一級(jí)為2位Flash ADC相結(jié)

2、合的設(shè)計(jì)，奇數(shù)子級(jí)和偶數(shù)子級(jí)由兩相非交疊時(shí)鐘控制交替工作，然后分析非理想因素找到系統(tǒng)誤差源，最后通過數(shù)字校準(zhǔn)電路對(duì)輸出的數(shù)字碼進(jìn)行延遲校正和邏輯校準(zhǔn)，去除了冗余位，得到完整的14位數(shù)字輸出。
　　在子級(jí)模塊電路中，設(shè)計(jì)了關(guān)鍵單元電路，包括Sub-ADC、Sub-DAC、簡(jiǎn)單邏輯的編碼電路、電容翻轉(zhuǎn)型的采樣保持電路、MDAC電路以及數(shù)字邏輯校準(zhǔn)電路，在具體電路結(jié)構(gòu)設(shè)計(jì)中，設(shè)計(jì)了一個(gè)具有相位裕度為57°、增益為96dB的兩級(jí)全差分運(yùn)放

3、，一個(gè)轉(zhuǎn)換電平約為226.7mV的開關(guān)電容比較器以及能夠產(chǎn)生下降沿提前到來的兩相不交疊時(shí)鐘和快速的柵壓自舉開關(guān)。
　　在整體結(jié)構(gòu)設(shè)計(jì)中，整合關(guān)鍵單元得到所設(shè)計(jì)的14位流水線ADC，用Candance環(huán)境下的Specture工具對(duì)模塊電路和整體電路進(jìn)行仿真分析，結(jié)果滿足系統(tǒng)要求，最終的性能達(dá)到了：靜態(tài)特性DNL為0.175LSB，INL為1.625LSB，動(dòng)態(tài)特性頻譜圖ENOB為13.04bit，SFDR為102.5dB，THD為9