基于FPGA的高精度時間測量電路的實現(xiàn).pdf

1、在高能物理實驗中,時間和電荷作為兩個重要的待測指標為粒子鑒別提供了參考依據(jù)。時間.數(shù)字轉(zhuǎn)換是測量時間的基本手段,利用數(shù)字化手段將時間等模擬信息轉(zhuǎn)化為數(shù)字信息。隨著FPGA技術(shù)的發(fā)展,基于FPGA技術(shù)的時間數(shù)字轉(zhuǎn)換成為國內(nèi)外研究的熱點,它具有高精度、高集成度、規(guī)模大和抗干擾性強等特點,已廣泛應(yīng)用于高能物理實驗中。
　　 本文首先對基于FPGA技術(shù)實現(xiàn)的Wave Union TDC給予了重點關(guān)注,它可以實現(xiàn)高精度的時間數(shù)字化測量。W

2、ave Union TDC的時間數(shù)字化測量是基于“細測量”和“粗測量”的組合方案,加法器同有的進位鏈的延遲實現(xiàn)時間內(nèi)插電路來完成“細測量”功能,普通的二進制計數(shù)器完成“粗測量”功能。目前已經(jīng)在實驗室得到了20ps的時間分辨,是比較理想的可選方案。
　　 本文研究的主要內(nèi)容就是如何利用Wave Union TDC搭建電子學讀出系統(tǒng)。硬件原理圖部分功能模塊主要包括輸入信號的單端轉(zhuǎn)差分電路、TDC在FPGA的實現(xiàn)、VME的總線接口以及

3、時鐘和電源管理。對高速設(shè)計中的時鐘、電源和FPGA的配置電路予以重點考慮;FPGA的邏輯設(shè)計部分主要包含TDC數(shù)據(jù)的接收和預處理、緩存和完成與VME總線控制器的通信。具體需要完成串并轉(zhuǎn)換、8b/10b譯碼、譯碼后的數(shù)據(jù)處理、數(shù)據(jù)的二級FIFO緩存和VME從設(shè)備A24/D32單次寄存器讀寫訪問控制;在符合VME6U總線規(guī)范的基礎(chǔ)上,優(yōu)化電路的布局布線,并給了信號完整性和電源完整性方面的考慮。
　　 為了使實驗數(shù)據(jù)更具參考價值,采用