集成電路測(cè)試數(shù)據(jù)編碼壓縮方法研究.pdf

1、隨著SOC(System-on-a-chip)技術(shù)不斷發(fā)展，單個(gè)芯片上集成的IP核越來(lái)越多，芯片的性能和復(fù)雜度不斷增加，使得SOC測(cè)試面臨著越來(lái)越嚴(yán)峻的挑戰(zhàn)。雖然通過(guò)提高自動(dòng)測(cè)試儀(ATE)的性能，在一定程度上可以緩解這些問(wèn)題，但是ATE設(shè)備的價(jià)格相當(dāng)昂貴，使得測(cè)試成本往往不可接受。如何有效地降低測(cè)試成本，特別是測(cè)試數(shù)據(jù)的存儲(chǔ)開銷，已經(jīng)成為學(xué)術(shù)界和工業(yè)界研究的一個(gè)熱點(diǎn)問(wèn)題。本文圍繞SOC測(cè)試數(shù)據(jù)壓縮進(jìn)行了研究，詳細(xì)介紹了SOC測(cè)試相關(guān)理

2、論知識(shí)和幾種常見的測(cè)試數(shù)據(jù)壓縮技術(shù)，并對(duì)已有的測(cè)試數(shù)據(jù)壓縮技術(shù)進(jìn)行了改進(jìn)，提出了兩種新的方案，其中主要工作有:
　　 (1)提出了一種基于一位標(biāo)識(shí)的測(cè)試向量混合編碼壓縮方法。將混合編碼的測(cè)試數(shù)據(jù)劃分成若干個(gè)數(shù)據(jù)塊。每個(gè)數(shù)據(jù)塊又包含兩個(gè)子數(shù)據(jù)塊，第一個(gè)子數(shù)據(jù)塊采用雙前綴單游程編碼，第二個(gè)子數(shù)據(jù)塊采用一位標(biāo)識(shí)法。解壓時(shí)，以第一個(gè)子數(shù)據(jù)塊的長(zhǎng)度來(lái)計(jì)算出第二個(gè)子數(shù)據(jù)塊的長(zhǎng)度。這樣，減少了一部分需要編碼的數(shù)據(jù)。實(shí)驗(yàn)結(jié)果表明:該方法平均壓縮

3、率可達(dá)到66.70％。為了獲得更好的壓縮效果，依據(jù)向量含無(wú)關(guān)位X比率的大小，對(duì)其進(jìn)行了不同的處理:將整個(gè)測(cè)試集分成兩組，無(wú)關(guān)位X比率較大的一組向量采用混合編碼，無(wú)關(guān)位X比率較小的一組向量采用雙前綴雙游程編碼。實(shí)驗(yàn)結(jié)果表明:該方法平均壓縮率提高了2.04％。
　　 (2)提出了一種基于測(cè)試向量重排序的差分編碼壓縮方法。依據(jù)向量之間的相容性，從兩個(gè)方向?qū)y(cè)試向量進(jìn)行排序，再進(jìn)行差分，最后使用FDR編碼進(jìn)行壓縮，壓縮效果較單方向排序方