通用CPU架構(gòu)的8051指令集嵌入式微處理器設(shè)計(jì)與驗(yàn)證.pdf

1、首先，介紹本課題所設(shè)計(jì)的微處理器的研究背景及技術(shù)路線，即保持對(duì)經(jīng)典8051指令集后向兼容的前提下，通過重新進(jìn)行微體系結(jié)構(gòu)設(shè)計(jì)為突破口來提高系統(tǒng)性能。然后，介紹指令流水線的結(jié)構(gòu)設(shè)計(jì)，包括兩路超標(biāo)量結(jié)構(gòu)，分支預(yù)測(cè)以及動(dòng)態(tài)執(zhí)行。隨后，闡述整數(shù)運(yùn)算單元,邏輯和位尋址運(yùn)算單元,訪存部件和分支部件的設(shè)計(jì)。接著，闡明基于分頁虛擬地址的存儲(chǔ)管理部件的設(shè)計(jì),并給出驗(yàn)證方法及性能評(píng)測(cè)。本課題設(shè)計(jì)的嵌入式微處理器經(jīng)歷如下階段：完成設(shè)計(jì)及驗(yàn)證策略文檔，編寫 R

2、TL代碼，代碼檢查，RTL仿真，F(xiàn)PGA驗(yàn)證，最后進(jìn)行門級(jí)仿真。文中給出了設(shè)計(jì) BUG收斂的累計(jì)過程，顯示本課題所設(shè)計(jì)的微處理器的設(shè)計(jì)驗(yàn)證中設(shè)計(jì) BUG收斂迅速，在 RTL仿真前已排除大部分嚴(yán)重錯(cuò)誤，F(xiàn)PGA驗(yàn)證前已排除全部嚴(yán)重 BUG和99％其它 BUG。最后使用富士通微電子90nm工藝一次流片成功并成功量產(chǎn)。測(cè)試表明，在相同工作時(shí)鐘頻率下，運(yùn)行成熟商用系統(tǒng)軟件的效率可達(dá)經(jīng)典8051的30倍以上，最高指令吞吐率每時(shí)鐘周期兩條指令,說明