FPGA互連結(jié)構(gòu)評估系統(tǒng)研究與實(shí)現(xiàn).pdf

1、隨著現(xiàn)場可編程門陣列FPGA技術(shù)的發(fā)展，在其應(yīng)用日益廣泛的同時，結(jié)構(gòu)設(shè)計也愈加復(fù)雜，而互連資源又因其占據(jù)了芯片中大部分的面積與信號延時而成為了決定FPGA整體時序性能與面積開銷的關(guān)鍵。在當(dāng)今設(shè)計人員已無法憑經(jīng)驗(yàn)或直覺來判斷互連結(jié)構(gòu)優(yōu)劣的情況下，如何對其性能與面積進(jìn)行準(zhǔn)確高效的評估并進(jìn)一步指導(dǎo)結(jié)構(gòu)設(shè)計就成為了國內(nèi)外學(xué)術(shù)研究的熱點(diǎn)。因此本論文對于FPGA互連結(jié)構(gòu)建模與評估方法的研究具有重要的理論與實(shí)用價值。
　　目前學(xué)術(shù)界對于FPGA

2、互連資源設(shè)計的評估方法主要分為CAD軟件實(shí)測與建立分析模型預(yù)測兩種策略，前者評估準(zhǔn)確但相當(dāng)耗時，后者特點(diǎn)則剛好與之相反。在評估對象方面，目前的學(xué)術(shù)研究基本都是針對簡單的連接盒/開關(guān)盒模型以及僅包含單一種類互連線的結(jié)構(gòu)，與現(xiàn)代主流商用芯片的互連結(jié)構(gòu)相去甚遠(yuǎn)。
　　通過總結(jié)國內(nèi)外研究現(xiàn)狀，本文提出并實(shí)現(xiàn)了一套以基于通用互聯(lián)矩陣GRM的現(xiàn)代FPGA互連結(jié)構(gòu)為研究對象，以其時序性能及面積開銷為評估目標(biāo)的互連結(jié)構(gòu)軟件評估系統(tǒng)，并且首次將CA

3、D軟件流程與模型評估這兩種截然不同的評估方法有機(jī)結(jié)合為一個整體。
　　CAD流程包含了打包，布局與布線模塊，并以測試電路在目標(biāo)結(jié)構(gòu)上實(shí)現(xiàn)后的關(guān)鍵路徑延時作為性能指標(biāo)。與此同時，我們根據(jù)結(jié)構(gòu)評估的需求提出了一種全新的結(jié)構(gòu)驅(qū)動布線算法，不但以一種基于MUX的由底向上的布線資源圖構(gòu)建方法來支持GRM互連結(jié)構(gòu)，還在時序優(yōu)化算法的基礎(chǔ)上加入了結(jié)構(gòu)驅(qū)動的考慮。實(shí)驗(yàn)表明它能有效提高互連資源的利用效率，對六倍線與長線的利用率分別提高了6％與8％。

4、
　　在評估建模方面，本文提出了一個基于信號平均跳躍次數(shù)的統(tǒng)計評估模型AHSM，能根據(jù)互連線種類、數(shù)目及驅(qū)動關(guān)系等參數(shù)從本質(zhì)上反映出互連結(jié)構(gòu)對信號的傳播能力。實(shí)驗(yàn)表明，該模型針對各類結(jié)構(gòu)的時序性能預(yù)測結(jié)果與CAD實(shí)測數(shù)據(jù)有良好的一致性，而耗費(fèi)的時間可忽略不計。通過AHSM模型對數(shù)百種互連結(jié)構(gòu)設(shè)計進(jìn)行快速的性能評估，總結(jié)出了引導(dǎo)性的時序與而積綜合性能評價指標(biāo)Hop2～3Area，從中篩選出的優(yōu)良結(jié)構(gòu)也證明了多種互連線的合理搭配以及折