基于OR1200的UHF RFID閱讀器數字基帶處理SoC設計.pdf

1、隨著集成電路制造工藝的發(fā)展、設計工具自動化程度與設計技術的提高,單個芯片上能夠集成的電路功能也變得越來越復雜。集成電路由專用集成電路 ASIC(Application Specific Integrated Circuit)向片上系統(tǒng)SoC(System on Chip)方向發(fā)展的形勢日趨明顯。包含處理器在內的系統(tǒng)級芯片集成技術,可以較好降低系統(tǒng)整體的功耗、面積,提高芯片運行速度,提升芯片性能。目前,基于 IP(Intellectual

2、 Property,知識產權)核的片上系統(tǒng)設計,是超大規(guī)模集成電路設計的核心領域。
　　RFID(Radio Frequency Identification,射頻識別)閱讀器是射頻識別產品的重要組成部分。相比其他頻段,超高頻段的 RFID具有以下幾個明顯的優(yōu)勢:識別距離較遠、傳輸速度高、操作快捷、可實現(xiàn)多目標識別、移動目標識別等。目前,大部分射頻識別設備尤其是手持式設備均工作在超高頻段。隨著超高頻 RFID設備的大范圍使用和技術

3、改進,閱讀器的單芯片解決方案已經成為行業(yè)發(fā)展趨勢。數字基帶信號處理是閱讀器芯片設計的組成部分,將這部分功能采用片上系統(tǒng)的設計方法實現(xiàn),是完成單芯片閱讀器的重要基礎。
　　本課題依據ISO18000-6C協(xié)議要求,完成RFID閱讀器數字基帶信號處理的片上系統(tǒng)設計。應用了開源資源網站Opencores.org維護和提供的OpenRisc OR1200處理器內核以及一系列IP核,系統(tǒng)的總線采用OpenRisc所支持的開源片上總線 Wis

4、hbone,自行設計完成協(xié)議處理單元IP核,實現(xiàn)功能包括基帶信號PIE編碼、FM0解碼與CRC-5/CRC-16校驗,完成數據的發(fā)送與接收,并根據Wishbone總線協(xié)議配置相應的設備接口,從而實現(xiàn)基帶信號處理IP核設計。片上 RAM、PLL等由 Quartus II提供的工具生成。硬件采用自上而下的設計方法,完成各個 IP核的分析設計和功能仿真,再將各個IP核互聯(lián)實現(xiàn)硬件設計。搭建系統(tǒng)軟件開發(fā)所需的GNU工具鏈環(huán)境,編碼設計完成硬件系