基于memetic算法的電路演化設(shè)計(jì)研究.pdf

1、演化硬件(Evolvable hardware簡(jiǎn)稱(chēng)EHW)技術(shù)是在電子工程學(xué)和生物學(xué)快速發(fā)展的基礎(chǔ)上產(chǎn)生的一種電路設(shè)計(jì)新方法。它的出現(xiàn)也為自修復(fù)和自容錯(cuò)提供了新的思路。使用EHW技術(shù)，不但可以找到傳統(tǒng)電路設(shè)計(jì)方法難以探索到的硬件結(jié)構(gòu)，從而使設(shè)計(jì)出的電路具有緊湊、低功耗、容錯(cuò)和自修復(fù)等特性；而且，EHW不需要領(lǐng)域知識(shí)，可以減輕設(shè)計(jì)人員的負(fù)擔(dān)，降低設(shè)計(jì)成本。因此，EHW在很多領(lǐng)域得到了廣泛的應(yīng)用，尤其是航空航天以及軍事裝備領(lǐng)域。
　　

2、 本文旨在研究基于EHW的快速電路演化設(shè)計(jì)算法。概括的說(shuō)，本論文的主要研究工作有：
　　 研究了EHW的理論基礎(chǔ)及實(shí)現(xiàn)原理，并對(duì)實(shí)現(xiàn)EHW的關(guān)鍵技術(shù)-演化算法和可編程邏輯器件的結(jié)構(gòu)進(jìn)行了深入分析；研究了Memetic算法的實(shí)現(xiàn)原理、工作流程及實(shí)現(xiàn)的手段；
　　 針對(duì)傳統(tǒng)演化算法在設(shè)計(jì)數(shù)字邏輯電路時(shí)存在的演化速度緩慢和容易陷入局部最優(yōu)解等問(wèn)題，設(shè)計(jì)了一種基于CGP編碼的適合數(shù)字電路演化的Memetic算法，實(shí)驗(yàn)中用到了連

3、續(xù)的染色體評(píng)估函數(shù)，被分為兩部分，第一部分f1用來(lái)評(píng)估電路的功能性；第二部分f2用來(lái)評(píng)估電路的復(fù)雜程度。實(shí)驗(yàn)中用該算法演化了一位全加器和一位全減器兩個(gè)電路，實(shí)驗(yàn)證明該算法結(jié)合遺傳算法和局部搜索策略提高了算法的搜索能力和收斂速度。文章還通過(guò)實(shí)驗(yàn)數(shù)據(jù)探討了電路演化的可擴(kuò)展問(wèn)題。
　　 演化實(shí)現(xiàn)大規(guī)模數(shù)字電路，是EHW投入工程應(yīng)用的一個(gè)重要研究領(lǐng)域。由于能表述的電路規(guī)模受到了限制，可擴(kuò)展問(wèn)題成為了用EHW解決現(xiàn)實(shí)問(wèn)題的主要難點(diǎn)之一。本