SoC功能驗證自動化系統(tǒng)的設(shè)計與實現(xiàn).pdf

1、驗證(Verification)一直是芯片設(shè)計領(lǐng)域中最困難和最具挑戰(zhàn)性的課題之一,它是芯片設(shè)計過程中發(fā)現(xiàn)概念上、功能上或是實現(xiàn)上的錯誤的唯一手段.從設(shè)計開始到設(shè)計綜合、系統(tǒng)軟件、逐步求精和調(diào)試等階段,驗證是貫穿芯片設(shè)計全流程的重要組成部分,而不是只在設(shè)計完成后才考慮的事情.大量的統(tǒng)計表明,驗證工作約占總設(shè)計工作量的50％~80％.近幾年來隨著專用集成電路(ASIC)和系統(tǒng)芯片(SoC)的復(fù)雜度的不斷提高,以及來自面市時間的巨大壓力,芯片

2、驗證,尤其是功能驗證正日益成為電子產(chǎn)品開發(fā)和設(shè)計的"瓶頸".同時在SoC設(shè)計中,IP重用設(shè)計方法學(xué)和大量新的設(shè)計技術(shù)的采用,使得產(chǎn)品設(shè)計和產(chǎn)品功能驗證之問出現(xiàn)了生產(chǎn)率的"剪刀差",而解決方法就是在功能驗證中引入新的驗證方法學(xué)和基于新的方法學(xué)上的驗證技術(shù).大量實踐證明,基于事務(wù)的驗證重用方法學(xué)是提高功能驗證效率的最有效的方法之一.該論文在該方法學(xué)基礎(chǔ)上,完成了一個SoC功能驗證自動化系統(tǒng)的設(shè)計與實現(xiàn),主要工作如下:1.研究了現(xiàn)有的功能驗證

3、工具,提出了一個層次化的驗證系統(tǒng)結(jié)構(gòu),該結(jié)構(gòu)具有較好的重用性,更容易實現(xiàn)自動化流程;2.在該體系結(jié)構(gòu)下,研究了驗證工具的集成、設(shè)計數(shù)據(jù)的抽象和自動化流程的實現(xiàn)等問題;3.作為對提出的體系結(jié)構(gòu)的實踐,在UNIX平臺下,用Verilog和C實現(xiàn)了該體系,并應(yīng)用于MCU的功能驗證中;4.討論了功能驗證平臺中總線功能模型(Bus Function Model,BFM)和總線監(jiān)視器(Bus Monitor)的設(shè)計方法,給出了可重用設(shè)計的規(guī)則;該論