基于SOPC的圖像處理模塊電路設(shè)計(jì).pdf

1、隨著移動(dòng)互聯(lián)網(wǎng)與信息技術(shù)的發(fā)展，圖像視頻等多媒體數(shù)據(jù)在無(wú)線信道中的傳輸變得越來(lái)越重要，然而無(wú)線信道的帶寬有限，人們對(duì)圖像傳輸質(zhì)量和速度的要求卻越來(lái)越高，傳統(tǒng)的靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG已經(jīng)無(wú)法滿足這些要求，在這樣的背景下，JPEG2000作為新一代靜態(tài)圖像壓縮標(biāo)準(zhǔn)，由國(guó)際標(biāo)準(zhǔn)化組織(ISO)與國(guó)際電信聯(lián)盟(ITU)共同提出并發(fā)布。JPEG2000標(biāo)準(zhǔn)同時(shí)支持有損壓縮和無(wú)損壓縮，支持圖像按質(zhì)量或分辨率進(jìn)行漸進(jìn)傳輸，支持感興趣區(qū)域編碼，在低碼

2、率下可以保持良好的圖像質(zhì)量，在移動(dòng)互聯(lián)網(wǎng)等許多領(lǐng)域具有廣闊的應(yīng)用前景。
　　SOPC是一種用于嵌入式系統(tǒng)開(kāi)發(fā)的可編程片上系統(tǒng)。SOPC基于FPGA，集成了處理器、存儲(chǔ)器、I/O和各種可編程邏輯等，具有成本低、設(shè)計(jì)靈活、處理速度快和可升級(jí)等諸多優(yōu)點(diǎn)。本文基于SOPC技術(shù)，設(shè)計(jì)了JPEG2000編碼系統(tǒng)整體架構(gòu)。
　　本文對(duì)JPEG2000標(biāo)準(zhǔn)進(jìn)行了介紹，并重點(diǎn)研究了JPEG2000 Tier-1編碼算法部分，分別對(duì)位平面編碼和

3、算術(shù)編碼的基本原理與算法流程進(jìn)行了仔細(xì)說(shuō)明。本文還對(duì)JPEG2000感興趣區(qū)域編碼算法進(jìn)行了研究，基于改進(jìn)的ROI算法，本文設(shè)計(jì)并實(shí)現(xiàn)了一種非感興趣區(qū)域Tier-1編碼提前截?cái)嚯娐?，該電路模塊根據(jù)輸入的感興趣區(qū)域坐標(biāo)，可以識(shí)別各編碼碼塊是否位于感興趣區(qū)域之內(nèi)，若不在，則對(duì)該碼塊進(jìn)行Tier-1編碼提前截?cái)嗵幚恚@樣在保證感興趣區(qū)域圖像質(zhì)量的前提下，節(jié)省了系統(tǒng)的資源消耗，提升了系統(tǒng)的編碼效率。本文還研究了JPEG2000標(biāo)準(zhǔn)文件結(jié)構(gòu)與碼流

4、組織，并設(shè)計(jì)和實(shí)現(xiàn)了JPEG2000碼流組織電路，該電路模塊有效封裝了編碼數(shù)據(jù)并將其按照J(rèn)PEG2000標(biāo)準(zhǔn)格式要求進(jìn)行輸出。
　　本文所設(shè)計(jì)電路均采用Verilog HDL語(yǔ)言予以描述，并使用Modelsim、Matlab等軟件聯(lián)合仿真，在Xilinx FPGA上進(jìn)行綜合驗(yàn)證。本文所有設(shè)計(jì)均采用Xilinx公司XC7Z020-CLG484-1 FPGA實(shí)現(xiàn)，實(shí)驗(yàn)結(jié)果表明本文所設(shè)計(jì)電路最高時(shí)鐘速率可到達(dá)147MHz，邏輯規(guī)模為21