基于OpenRISC1200 32位CPU的miniSoC系統(tǒng)設(shè)計和軟硬件驗證.pdf

1、在整個廣泛的集成電路產(chǎn)業(yè)中，幾乎每一個SoC內(nèi)部都集成和應(yīng)用了一款CPU。由于CPU設(shè)計技術(shù)的復(fù)雜性和高度保密性，商業(yè)化處理器及其IP核價格昂貴，同時，很少有公開的資料對內(nèi)部邏輯實現(xiàn)進行詳細介紹，若作為積累CPU設(shè)計經(jīng)驗、降低設(shè)計成本和技術(shù)門檻的研究對象不太適合。如果選擇開源的CPU系列，會有較為完整的資料，這樣的CPU目前也有不少，比如OpenRISC和LEON等，這里我們選擇OpenRISC OR1200作為我們研究的對象。

2、　　OR1200是開放源代碼處理器，為OpenCores組織基于GPL協(xié)議提供，其性能可以為一般的嵌入式系統(tǒng)使用。同時OpenCores組織和部分開源愛好者提供了比較完整的開放源代碼IP核、開發(fā)資料供研究人員使用。
　　本論文先介紹計算機體系結(jié)構(gòu)的基礎(chǔ)內(nèi)容，闡述計算機體系結(jié)構(gòu)對嵌入式處理器設(shè)計和測試的重要性，主要為硬件和軟件功能的劃分，確定硬件和軟件的分界。了解嵌入式處理器設(shè)計應(yīng)考慮成本、價格和發(fā)展趨勢，性能評估及基準測試程序。有

3、助于軟件程序設(shè)計人員編寫出高質(zhì)量程序，處理器設(shè)計人員能提供軟件開發(fā)更好的設(shè)計架構(gòu)確保其正常高效運行。
　　本論文研究了OpenRISC的地址與尋址方式、指令集和指令格式，流水線等內(nèi)容，詳細研究了OR1200核心、Cache、MMU、DEBUG等組成的處理器最核心架構(gòu)，各設(shè)計單元功能之間的數(shù)據(jù)交互和處理方式，掌握典型處理器獨立工作、軟件調(diào)試等整體系統(tǒng)的設(shè)計能力。
　　本論文對Wishbone總線協(xié)議及互連類型詳細分析。Wish