現(xiàn)代CMOS電路的噪聲問題及其抗噪聲優(yōu)化設(shè)計(jì).pdf

1、該論文以現(xiàn)代CMOS電路中愈來(lái)愈突出的噪聲問題為研究對(duì)象,從理論上研究了器件噪聲的機(jī)理,根據(jù)不同模塊間干擾的具體表現(xiàn),研究了電路耦合噪聲的機(jī)理并給出了深亞微米集成電路中的噪聲解析模型,提出了具體的噪聲優(yōu)化電路設(shè)計(jì)方法學(xué)和相應(yīng)的優(yōu)化實(shí)例.在器件噪聲機(jī)理研究中,針對(duì)模擬電路中器件噪聲的影響和低噪聲應(yīng)用場(chǎng)合,研究了器件的熱噪聲、l/f噪聲以及阻性多晶硅柵上的噪聲,襯底電阻R<,b>相關(guān)的熱噪聲,以及與漏源反偏PN節(jié)相關(guān)聯(lián)的散粒噪聲,并已將其在

2、模擬電路的噪聲計(jì)算和低噪聲分析中加以等效,給出基于器件的低噪聲化一般思路和等效過程.在深亞微米集成電路的噪聲模型建立過程中,研究了以數(shù)字電路為主體噪聲耦合方式以及不同單元電路抗噪聲建模方法,依據(jù)深亞微米噪聲的表現(xiàn)形式,給出了具體的分析方法學(xué)和優(yōu)化原則.在電路的噪聲優(yōu)化設(shè)計(jì)方法學(xué)成型過程中,以現(xiàn)代CMOS電路中表現(xiàn)突出的動(dòng)態(tài)電路噪聲問題和數(shù)?；旌闲盘?hào)電路中的同步開關(guān)噪聲及相關(guān)的襯底噪聲為研究實(shí)例,提出新的抗噪聲動(dòng)態(tài)電路形式,用全加器對(duì)此進(jìn)