已閱讀1頁，還剩61頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、該論文介紹了一種CMOS工藝單片集成的千兆以太網(wǎng)串并-并串轉(zhuǎn)換電路.芯片中采用了一個模擬鎖相環(huán)產(chǎn)生1.25GHz的高速時鐘,同時由一個10到1的時分多路選擇器完成并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換.在接收端,高速的差分輸入信號首先經(jīng)過均衡電路均衡放大,再通過雙端變單端轉(zhuǎn)換電路轉(zhuǎn)換成0-Vdd的數(shù)字信號.一個由頻率鎖相環(huán)輔助捕獲的鎖相環(huán)時鐘提取電路從接收數(shù)據(jù)中提取時鐘,并將數(shù)據(jù)重新同步.串行到并行的轉(zhuǎn)換和字節(jié)同步電路也包含在芯片中.該芯片單片集成了
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 萬兆以太網(wǎng)及SDH STM-64用CMOS并串轉(zhuǎn)換芯片設(shè)計.pdf
- 千兆-萬兆以太網(wǎng)串并轉(zhuǎn)換集成電路設(shè)計.pdf
- 高速鎖相環(huán)電路的設(shè)計及其在1.252.5gbps高速以太網(wǎng)串并轉(zhuǎn)換電路中的應(yīng)用
- 串并電流的規(guī)律
- 高速以太網(wǎng)時鐘電路的研究.pdf
- 不同模型檢測下信號并串轉(zhuǎn)換模塊功能建模的研究.pdf
- 串并結(jié)構(gòu)Viterbi譯碼芯片的ASIC設(shè)計.pdf
- 基于GSTE模型檢測的信號并串轉(zhuǎn)換模塊功能驗證的研究.pdf
- 基于高速LVDS的串并轉(zhuǎn)換電路設(shè)計與研究.pdf
- 網(wǎng)絡(luò)設(shè)備與調(diào)試-劃分多個vlan并添加以太網(wǎng)端口
- 串并結(jié)合的維特比算法的FPGA實現(xiàn).pdf
- 基于串并自動轉(zhuǎn)換的電動摩托車電池管理系統(tǒng)設(shè)計與研究.pdf
- 高速背板以太網(wǎng)FEC技術(shù).pdf
- 直擴系統(tǒng)串并結(jié)合的同步技術(shù)研究.pdf
- 高速以太網(wǎng)TOE技術(shù)的研究.pdf
- 千兆以太網(wǎng)中低電壓高速模數(shù)轉(zhuǎn)換器設(shè)計研究.pdf
- 新型串并混聯(lián)送料機械手設(shè)計與分析.pdf
- 礦用串網(wǎng)口轉(zhuǎn)換技術(shù)及其應(yīng)用研究.pdf
- PN碼串并結(jié)合快速捕獲方法的改進與研究.pdf
- 并一并和串一并組合式雙管正激變換器的研究.pdf
評論
0/150
提交評論