集成電路超深亞微米互連效應(yīng)與物理設(shè)計研究.pdf

1、集成電路特征尺寸進(jìn)入超深亞微米級，使得芯片速度更快、功耗更低、芯片整體功能更強，且成本更低[28]。然而，隨之而來的串?dāng)_(crosstalk)效應(yīng)、天線(antenna)效應(yīng)，以及IR壓降等互連效應(yīng)問題也成為后端設(shè)計的瓶頸，制約著集成電路的發(fā)展。新的工具、方法、和設(shè)計流程對于設(shè)計的成功越來越重要。 本課題根據(jù)集成電路超深亞微米物理設(shè)計與優(yōu)化的技術(shù)要求，以新的工具、方法和設(shè)計流程為依托，旨在對超深亞微米層次下的所出現(xiàn)的信號完整性及

2、物理設(shè)計中所出現(xiàn)的熱點問題進(jìn)行探索和研究。 首先，該研究著眼于當(dāng)代物理設(shè)計的發(fā)展，基于超深亞微米互連特性、信號完整性等技術(shù)關(guān)鍵，對影響信號完整性的主要互連效應(yīng)及其抑制方案進(jìn)行了系統(tǒng)的研究；對超深亞微米物理設(shè)計的技術(shù)路線進(jìn)行了深入的探討。 其次，在此基礎(chǔ)上，對物理設(shè)計流程中的熱點問題，諸如：高性能時鐘布線、布圖規(guī)劃、布局布線、電源分布網(wǎng)絡(luò)的設(shè)計與優(yōu)化及寄生參數(shù)的提取等，進(jìn)行了較為深入的研究。 基于上述諸多項研究成果

3、，確定了合理的技術(shù)路線及設(shè)計與優(yōu)化流程。運用Synopsys超深亞微米級物理設(shè)計軟件，實現(xiàn)了32位RISCCPU的物理級設(shè)計。該設(shè)計采用擁擠與時序雙重驅(qū)動模式，有效的滿足了可布線性與時序功能的要求。在設(shè)計流程中，進(jìn)行了布局內(nèi)優(yōu)化、布線優(yōu)化、搜索提煉、搜索修補、可制造性優(yōu)化等多重分步優(yōu)化方式，顯著提高了設(shè)計質(zhì)量。 本項研究針對影響超深亞微米物理設(shè)計的主要技術(shù)難點信號完整性問題，在提高電源規(guī)劃質(zhì)量的同時，分別對串?dāng)_效應(yīng)和天線效應(yīng)進(jìn)行