光分組交換網(wǎng)絡邊緣節(jié)點高速數(shù)據(jù)接口設計和實現(xiàn).pdf

1、隨著全球信息業(yè)務的爆炸式的增長，傳統(tǒng)的電信網(wǎng)絡架構已越來越不能滿足不斷發(fā)展的新業(yè)務的需要，底層面向傳輸?shù)墓鈧鬏攲诱饾u向面向交換的光網(wǎng)絡層演進。光分組交換技術作為下一代全光核心網(wǎng)絡的關鍵技術，是當前相關研究領域的熱點之一，它克服了目前網(wǎng)絡傳輸中需要光電轉換的“電子瓶頸”，極有可能成為下一代網(wǎng)絡的可選方案。 本文基于實驗室科研項目，研究和討論了光分組交換網(wǎng)絡中邊緣節(jié)點FPGA的設計和實現(xiàn)，為建立邊緣節(jié)點FPGA 實驗平臺做了基礎性

2、的工作。本文涉及的工作主要都是在FPGA 實驗平臺上完成的。 本文首先介紹了光分組交換網(wǎng)絡，包括拓撲結構、關鍵技術、核心節(jié)點和邊緣節(jié)點功能和結構等，引出了邊緣節(jié)點的網(wǎng)絡處理器和FPGA 實驗平臺。 之后，本文重點討論了有關SERDES的設計和實現(xiàn)工作，一開始介紹了一些關鍵技術如SERDES 原理、8B/10B 編解碼、字對齊和通道對齊、LVDS 高速差分電平等；在完成設計要求和功能規(guī)范后，對構成SERDES的主要模塊的功

3、能和端口進行一一說明，并對一些模塊中遇到的技術點、難點或者需要使用的特殊資源進一步地展開討論；在完成綜合與布局布線后執(zhí)行仿真，仿真結果表明SERDES的功能得到了充分驗證，滿足了設計前提出的要求和規(guī)范；最后還完成了SERDES 在開發(fā)板芯片上引腳的配置。 最后，本文對FPGA 中數(shù)據(jù)包匯聚性能進行了研究，通過編寫MATLAB和Verilog 兩種代碼得到的兩種仿真結果是一致的，并且驗證了本文中提出的數(shù)據(jù)包填裝算法的性能和可行性。