支持MEMS系統(tǒng)級設(shè)計的仿真器研究.pdf

1、MEMS已由功能單一的微器件向由微機械和接口電路等構(gòu)成功能更加復(fù)雜的集成化微系統(tǒng)方向發(fā)展，這給MEMS設(shè)計者提出了越來越高的要求，也使得MEMS設(shè)計方法和設(shè)計工具研究成為國際上MEMS研究的重點。其中，MEMS系統(tǒng)級的快速建模與仿真分析是縮短MEMS設(shè)計周期、降低設(shè)計成本的重要手段。 本文選取標(biāo)準(zhǔn)語言vHDL-AMS來進行MEMS系統(tǒng)級建模，研究了vHDL-AMS語言模擬部分的主要擴展語義，以及利用這些擴展語義來實現(xiàn)各類MEMS

2、系統(tǒng)級建模方法，并通過一個MEMS微梁的例子說明了基于VHDL-AMS語言的MEMS系統(tǒng)級建模流程；基于國產(chǎn)ZeniVDE仿真器，研究了混合信號仿真器實現(xiàn)機理，其中包括基于VHDL-AMS語言的數(shù)學(xué)模型提取、模擬解算器的一般求解流程和求解算法，為支持MEMS系統(tǒng)級仿真器的開發(fā)和完善打下基礎(chǔ)；最后通過梳齒諧振器和微加速度計在ZeniVDE上的仿真實現(xiàn)，驗證了基于VHDL-AMS語言的MEMS系統(tǒng)級建模方法和仿真器的可行性和有效性。