基于FPGA的模糊控制器芯片設(shè)計.pdf

1、本文針對目前國內(nèi)外基于FPGA實現(xiàn)模糊控制器的發(fā)展現(xiàn)狀，根據(jù)模糊控制理論、EDA軟件工具以及FPGA技術(shù)，對模糊控制器的FPGA實現(xiàn)進(jìn)行了重點研究，作了有益探索，并達(dá)到了預(yù)期的實驗效果。 本文利用FPGA設(shè)計一個多輸入多輸出的模糊控制器，并將A/D，D/A接口及RS-232接口集成在FPGA芯片中，通過RS-232接口實現(xiàn)在線更新模糊控制器的隸屬度值和調(diào)整模糊推理的控制規(guī)則，增強(qiáng)模糊控制器的適應(yīng)性，也便于模糊控制核心模塊與單片機(jī)

2、或PC機(jī)間的通信，構(gòu)成功能較為完善的系統(tǒng)。 在設(shè)計模糊邏輯推理模塊時，通過對每個輸入的隸屬函數(shù)重疊度的限制，從而減少每個輸入變量在進(jìn)行模糊推理時被同時激活的推理規(guī)則的數(shù)目，利用這一特點精簡硬件結(jié)構(gòu)，節(jié)省硬件資源，采用并行流水線方式來提高推理速度。 采用了優(yōu)化的模糊推理算法以及串/并行相結(jié)合的硬件結(jié)構(gòu)，所設(shè)計的模糊控制器節(jié)省了大量的硬件資源，減少了芯片內(nèi)部的最大扇入扇出，達(dá)到降低關(guān)鍵路徑的延遲以及芯片功耗的目的。

3、對輸入/輸出模糊空間進(jìn)行更詳細(xì)的劃分，整個模糊控制器運用模塊化結(jié)構(gòu)設(shè)計，使得系統(tǒng)易于與其它設(shè)備兼容，也便于整個控制系統(tǒng)功能擴(kuò)展和升級。 整體設(shè)計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進(jìn)行了邏輯綜合及功能時序仿真，綜合與仿真的結(jié)果表明，基于FPGA的模糊控制器芯片消耗較少的硬件資源，達(dá)到了較高的設(shè)計性能，在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài)，通過在FPGA開發(fā)板上的驗證與測試，試驗結(jié)果表明，所設(shè)計