一種16位Sigma-Delta音頻ADC的設(shè)計(jì)——調(diào)制器模塊設(shè)計(jì).pdf

1、最近幾十年里數(shù)字信號(hào)處理技術(shù)在理論和實(shí)踐上都取得了突飛猛進(jìn)的發(fā)展。由于具有可靠性高、靈活、成本低等優(yōu)點(diǎn)，數(shù)字信號(hào)處理技術(shù)逐漸在各個(gè)領(lǐng)域代替了傳統(tǒng)的模擬信號(hào)處理方式。但是，模擬信號(hào)處理及相應(yīng)的模擬集成電路設(shè)計(jì)不僅沒(méi)有淡出歷史舞臺(tái)，相反在某些地方更加凸顯出其不可替代的作用?？梢哉f(shuō)，當(dāng)今高速數(shù)字電路設(shè)計(jì)的本質(zhì)還是模擬電路設(shè)計(jì)。 模數(shù)轉(zhuǎn)換是數(shù)字信號(hào)處理的核心所在。在各式各樣的模數(shù)轉(zhuǎn)換器(ADC)構(gòu)架中，流水線與過(guò)采樣Sigma—Delt

2、aADC應(yīng)用最廣泛。雖然流水線ADC能實(shí)現(xiàn)很高的轉(zhuǎn)換速率，但對(duì)構(gòu)成部件的失配很敏感，導(dǎo)致電路復(fù)雜程度高。當(dāng)精度超過(guò)14位，其功耗會(huì)非常大，因此精度不高。另一方面，結(jié)合過(guò)采樣與噪聲整形的Sigma—DeltaADC可達(dá)到很高的精度，但處理的信號(hào)頻率不高。盡管如此，Sigma—DeltaADC只要由前端的Sigma—Delta調(diào)制器將輸入模擬信號(hào)調(diào)制成高速比特流，后續(xù)的很大一部分工作可都留給數(shù)字濾波器，因而易與大規(guī)模數(shù)字集成電路結(jié)合，從而顯

3、著節(jié)省成本。屬于模擬部分的Sigma—Delta調(diào)制器是一種負(fù)反饋結(jié)構(gòu)，它對(duì)模擬電路的一些非理想特性具有很好的免疫力。此外，相比于奈奎斯特采樣，過(guò)采樣使前置抗混疊濾波器的設(shè)計(jì)變得容易。Sigma—DeltaADC的這些優(yōu)點(diǎn)使其在很多場(chǎng)合獲得了廣泛應(yīng)用。 本文對(duì)一款適用于音頻信號(hào)范圍的高精度ADC的調(diào)制器部分進(jìn)行了結(jié)構(gòu)和電路研究，基帶頻率20kHz、精度為16位。首先介紹了Sigma—Delta調(diào)制器的原理，在此基礎(chǔ)上分析了各種結(jié)

4、構(gòu)及參數(shù)對(duì)調(diào)制器精度的影響，并采用二階單環(huán)結(jié)構(gòu)設(shè)計(jì)了Sigma—Delta調(diào)制器。為對(duì)其進(jìn)行完整的行為級(jí)仿真，構(gòu)造了在Simulink環(huán)境下Sigma—Delta調(diào)制器的噪聲模型，考慮了影響調(diào)制器性能的一些主要非理想因素。仿真結(jié)果驗(yàn)證了噪聲模型的正確性，設(shè)計(jì)的二階單環(huán)結(jié)構(gòu)Sigma—Delta調(diào)制器在采樣時(shí)鐘為12MHz、過(guò)采樣率為256，并考慮非理想因素影響時(shí)，信噪失真比為95.6dB，精度為15.58bits，能滿足16位精度要求。

5、在行為級(jí)設(shè)計(jì)的基礎(chǔ)上，對(duì)調(diào)制器的各個(gè)模塊進(jìn)行了電路設(shè)計(jì)，包括增益增強(qiáng)型共源共柵運(yùn)算放大器、開(kāi)關(guān)電容積分器、量化器、兩相非交疊時(shí)鐘等，并利用Hspice和Spectre對(duì)電路進(jìn)行了仿真測(cè)試。 本設(shè)計(jì)采用0.35μm混合CMOS工藝，其中NMOS和PMOS晶體管的閾值電壓分別為0.67V和—0.78V，電源電壓為5V，奈奎斯特轉(zhuǎn)換率為40kHz，過(guò)采樣率為256。該調(diào)制器可實(shí)現(xiàn)85dB信噪比、14位轉(zhuǎn)換精度，功耗為17.12mW，適