高精度可調(diào)節(jié)模擬延遲線設(shè)計(jì).pdf

1、相控陣天線技術(shù)自出現(xiàn)以來(lái)，在雷達(dá)和通信等領(lǐng)域得到了廣泛的應(yīng)用。近年來(lái)，隨著信息的高速發(fā)展，軍用和民用的需求不斷提高，對(duì)相控陣天線性能的要求也越來(lái)越高。傳統(tǒng)相控陣天線受到掃描角度、孔徑效應(yīng)以及有限瞬時(shí)帶寬的限制，很難滿足相控陣天線在高性能領(lǐng)域的應(yīng)用。相比于傳統(tǒng)移相器，基于實(shí)時(shí)延遲技術(shù)(TTD)的非色散可變延遲線能夠有效的抵消孔徑渡越時(shí)間的影響，使得相控陣天線能夠滿足寬帶、寬掃描角的要求。基于CMOS工藝的實(shí)時(shí)延遲線，具有低功耗、低成本以及

2、高集成度的優(yōu)勢(shì)。作為相控陣天線的關(guān)鍵模塊，實(shí)時(shí)延遲線的設(shè)計(jì)實(shí)現(xiàn)至關(guān)重要。
　　本文設(shè)計(jì)了一種高精度可變模擬實(shí)時(shí)延遲線。基于無(wú)源和有源延遲單元相結(jié)合的技術(shù)以提高電路的信號(hào)增益，優(yōu)化電路面積。整個(gè)電路結(jié)構(gòu)分為三部分，包括粗調(diào)節(jié)有源延遲模塊、級(jí)間匹配模塊以及細(xì)調(diào)節(jié)無(wú)源延遲模塊。粗調(diào)節(jié)有源延遲模塊包括有源延遲單元和模擬路徑選擇開(kāi)關(guān)構(gòu)成，通過(guò)數(shù)字電路控制模擬開(kāi)關(guān)的導(dǎo)通狀態(tài)實(shí)現(xiàn)信號(hào)路徑的選擇;級(jí)間匹配電路用來(lái)實(shí)現(xiàn)無(wú)源電路與有源電路之間的匹配;

3、無(wú)源延遲模塊通過(guò)電壓控制可變電容的大小實(shí)現(xiàn)連續(xù)可調(diào)的細(xì)調(diào)節(jié)延遲。整體實(shí)現(xiàn)了小面積、低功耗、大范圍、高集成度的可調(diào)節(jié)模擬實(shí)時(shí)延遲線。
　　本設(shè)計(jì)采用TSMC0.18μm CMOS工藝，芯片總面積為690×900μm2。后仿真結(jié)果表明，在0.5GHz-3.1GHz的頻率范圍內(nèi)，實(shí)時(shí)延遲線在TT工藝角下可實(shí)現(xiàn)0～91ps的連續(xù)相對(duì)延遲?？傃舆t范圍包含3級(jí)有源延遲單元的延遲以及無(wú)源延遲單元的延遲，單級(jí)有源延遲單元可實(shí)現(xiàn)22ps的平均延遲，