數(shù)據(jù)記錄器關(guān)鍵技術(shù)研究.pdf

1、在各種飛行器的研制、定型過程中，為了對其飛行過程中的參數(shù)進(jìn)行實(shí)時(shí)采集和存儲(chǔ)，提出了基于PLD器件的數(shù)據(jù)記錄器。在調(diào)研目前國際國內(nèi)數(shù)據(jù)記錄器發(fā)展現(xiàn)狀的基礎(chǔ)上，結(jié)合工程實(shí)際需求，開展了數(shù)據(jù)記錄器的研究和設(shè)計(jì)工作。
　　現(xiàn)代數(shù)據(jù)記錄器的電路設(shè)計(jì)屬于高速數(shù)字設(shè)計(jì)范疇，文中對電路設(shè)計(jì)中的噪聲產(chǎn)生機(jī)理進(jìn)行了詳細(xì)的理論分析和研究，提出了多項(xiàng)可行性的降噪措施，同時(shí)結(jié)合數(shù)據(jù)記錄器在數(shù)據(jù)傳輸過程中高速數(shù)據(jù)緩沖的要求，著重分析了利用FPGA內(nèi)部資源的F

2、IFO設(shè)計(jì)技術(shù)，并對數(shù)據(jù)緩沖過程中FIFO的無差錯(cuò)控制進(jìn)行了研究。針對遙測系統(tǒng)測試臺(tái)對通信總線的可靠性要求高、數(shù)據(jù)傳輸速率快、實(shí)時(shí)性要求高等特點(diǎn)，設(shè)計(jì)了基于LVDS的環(huán)網(wǎng)總線，同時(shí)對多鏈路環(huán)網(wǎng)總線的設(shè)計(jì)進(jìn)行了深入探索。
　　本文結(jié)合任務(wù)書要求，在深入研究FLASH結(jié)構(gòu)和參數(shù)的基礎(chǔ)上，通過引入并行技術(shù)和流水線技術(shù)，實(shí)現(xiàn)了FLASH的高效“區(qū)”地址管理方式，同時(shí)研究并設(shè)計(jì)了FLASH的“輪循”編程算法，為數(shù)據(jù)記錄器中數(shù)據(jù)的高速存儲(chǔ)提供